日立製作所 半導体グループ(グループ長＆CEO 伊藤 達)は、このたび、SoC(system-on-a-chip)などの大規模集積回路(LSI：Large Scale Integrated Circuit)において、高速性能と低消費電力化を両立するのに有効な回路技術を開発しました。本技術を用いてマイクロプロセッサのCPUコアの主要回路である算術論理演算回路（ALU：Arithmetic Logical Unit）を試作した結果、単一電源方式に比較して、動作周波数をわずか2.8%の低下に抑えつつ、約25%の消費電力低減を確認しました。
本技術は、日立製作所と米国カリフォルニア大学バークレー校との共同開発によるものであり、本成果は、２月９日から米国サンフランシスコで開催される「国際固体素子回路会議（ISSCC：International Solid-State Circuits Conference）」において共同で発表する予定です。

　近年、IT機器の中枢を担うLSIの消費電力は、高性能化や高機能化に伴って増加する傾向にあり、低消費電力化の技術は、今後益々高集積化が進むLSIの開発において重要な課題となっています。低消費電力化を図る効果的な方法として、LSIの動作電圧の低電圧化がありますが、単に低電圧化を行なうだけでは、動作周波数の低下をもたらします。この問題に対応する技術として、高速性が要求される回路には比較的高い電圧、それ以外の回路には低い電圧を印加する、いわゆる二電源回路方式が提案されてきました。しかしながら、従来の二電源回路方式は、高い電圧を使用する回路と低い電圧を使用する回路の配置や配線方法が複雑になり、また低い電圧から高い電圧への電圧レベル変換回路による信号の遅延時間増加などの問題があります。
　このような背景から、当社及びカリフォルニア大学バークレー校は、LSIの高速化と低消費電力化を両立させる回路技術について共同研究を行ない、二電源回路方式の実用化に向けた基礎技術を開発し、その効果を確認しました。今回開発した技術は、以下の通りです。