このニュースリリース記載の情報(製品価格、製品仕様、サービスの内容、発売日、お問い合わせ先、URL等)は、発表日現在の情報です。予告なしに変更され、検索日と情報が異なる可能性もありますので、あらかじめご了承ください。なお、最新のお問い合わせ先は、お問い合わせ一覧をご覧下さい。
2014年6月10日
1％のエラーを許容することで電力を7％低減
株式会社日立製作所(執行役社長兼COO:東原 敏昭／以下、日立)は、このたび、アプリケーションが許容できる計算結果にエラーが含まれる割合(許容エラー率)に応じて、LSIの駆動電圧を最適化するITシステムの電力効率向上技術を開発しました。従来のITシステムは、アプリケーションによらず、エラー率がほぼゼロとなるように設計されています。しかし、人間が気付かないレベルの画像ノイズを許容するだけで(許容エラー率5％)、システムとしては19％の電力を低減できることをシミュレーションにて明らかにしました。また、実用上応用が広がる1％の許容エラー率でも7％の電力低減が可能です。開発した技術は、今後、LSIの微細化が進み、物理的にデバイスのばらつきが避けられなくなる時代に、ITシステムの電力を低減するための有効なコンセプトになります。
IT機器の進化は、LSIの微細化、高集積化による消費電力低減、低コスト化、高性能化によって牽引されてきました。しかし、LSIの微細化が進み、加工寸法がナノメートルオーダと原子の寸法に近づいてくると、LSI内部のトランジスタの性能がばらつき、ビットエラーを補償できなくなってくることが想定され、これがLSIの微細化の大きな障壁になっています。ビットエラーを防ぐためには、LSIに一定の高い電圧を加える方法がありますが、このことは消費電力を低減するためにIT機器への供給電圧を抑制できないという課題につながります。これが、今後のITシステムの低電力化にむけた深刻な課題として見えてきました。
このような背景から、今回、日立は、これまでのITシステムで考慮されてきた性能、電力、面積(LSI集積度)という従来の設計の発想を変えて許容エラー率、すなわちコンピュータによって計算されるアウトプットの厳密性をパラメータに加えた、全く新しいITシステムの設計手法を開発しました。開発技術の特徴は以下の通りです。
開発技術に基づいてシミュレーションした結果、画像処理の例においては全処理量の96％を低い電圧で実行でき、人間が違いに気付かない5％のエラー率を許容した場合に、消費電力を19％低減できる見通しを得ました。さらに、許容エラー率1％で7％、0.1％でも1％の消費電力を低減できることがわかりました。
開発技術は、アプリケーションの許容エラー率を新たなパラメータに加えて、ITシステムを設計する手法を提案するものです。限りなくゼロに近いエラー率を要求するアプリケーションばかりでなく、実用上0.1％あるいは1％を許容するものも多くあります。本手法は、特に、LSIの微細化による特性ばらつきの増大が現実となってきた時代において、ITシステムの消費電力の大幅な低減を可能とする技術です。
本成果の一部は、2014年6月1日から5日まで、オーストラリアで開催された「IEEE International Symposium on Circuits and Systems (ISCAS)」で発表されました。
株式会社日立製作所 中央研究所 情報企画部 [担当:木下]
〒185-8601 東京都国分寺市東恋ヶ窪一丁目280番地
電話 042-327-7777(直通)
以上
検索
Japan