ヘッダをスキップ  Global Sites
    お問い合わせ    ニュースリリース    サイトマップ   音声読み上げ・文字拡大 Japan Site
ここからグローバル・ナビゲーション |  ホーム  |  製品・サービス  |  日立について   |グローバル・ナビゲーションここまで


ページタイトル

ニュースリリース



ここから本文
 

このニュースリリース記載の情報(製品価格、製品仕様、サービスの内容、発売日、お問い合わせ先、URL等)は、発表日現在の情報です。予告なしに変更され、検索日と情報が異なる可能性もありますので、あらかじめご了承ください。なお、最新のお問い合わせ先は、お問い合わせ一覧をご覧下さい。

2006年6月13日
株式会社日立製作所
日立化成工業株式会社

次世代メモリデバイス向け超低誘電率膜材料および配線技術を開発

比誘電率2.4で膜強度2倍、耐熱性800℃に向上、配線プロセスも簡略化

 

   株式会社日立製作所(執行役社長:古川一夫/以下、日立)ならびに日立化成工業株式会社(執行役社長:長瀬寧次/以下、日立化成)は、このたび、50nm世代以降のメモリデバイスの製造に必要な塗布型で比誘電率2.4の超低誘電率膜材料と、同材料を用いた配線技術を開発しました。本技術により、超低誘電率膜の強度が従来に比べ2倍、耐熱性が800℃と大幅に改善されるとともに、配線プロセスを簡略化することができます。次世代メモリデバイスの高性能化と低コスト化を同時に実現する技術として期待されます。

   フラッシュメモリやDRAM(Dynamic Random Access Memory)に代表されるメモリデバイスは、微細化を進めることによって急速な大容量化と低コスト化を実現しています。一方で、このような微細化に伴って素子間や配線間の寄生容量*1が増大し、これが原因で生じる信号遅延や消費電力の上昇が問題となりつつあります。そのため、最小加工寸法が50nm以下となる次世代以降のメモリデバイスでは、素子間や配線間に比誘電率*2が低い層間絶縁膜(低誘電率膜)を配置して寄生容量を低減することが不可欠になります。しかし、一般に絶縁膜の比誘電率を低くするほど膜強度や耐熱性などが低下し、それを使いこなすためには複雑で高コストなプロセスが必要となります。これまでに、日立と日立化成は塗布型の低誘電率膜材料(比誘電率2.9)とそれを用いた配線プロセスを先行して実用化してきましたが、次世代メモリデバイスに必要な比誘電率が2.5以下の“超”低誘電率膜を実用化するためには、材料ならびにプロセス両面からの改良が必要とされていました。

   今回、日立と日立化成は共同で、高い膜強度と耐熱性を有する超低誘電率膜を形成することが可能な材料と、これを用いた低コスト配線プロセスを、次世代メモリデバイス向けに開発しました。開発した技術の概要は次の通りです。

 

(1)高い平坦性と膜強度、耐熱性をあわせもつ塗布型絶縁膜材料

   高い平坦性が要求されるメモリデバイス向けの層間絶縁膜には、下地の凹凸を埋めるように液体材料を塗布し、これを400℃前後で焼成(熱硬化)する塗布型絶縁膜が広く使われています。これらは塗布直後には平坦でも、熱硬化で膜が収縮し再び凹凸が生じるため、従来は柔軟な分子構造を持つ材料を用いて膜を流動させ、再平坦化させていました。しかし、このような分子構造では膜の強度や耐熱性を上げることが本質的に困難です。そこで今回、熱硬化時の収縮が小さく、強固な分子構造もつ塗布型絶縁膜材料を新たに開発しました。新開発の絶縁膜材料は比誘電率が2.4、高い平坦性に加え膜強度は従来の2倍に、耐熱性は800℃に向上し、さらに、各種薬液に対する耐性も大幅に向上しました。また、高温プロセスを必要とする素子間にも適用が可能であり、今後、配線間の層間絶縁膜との材料共通化が図ることができます。

 

(2)配線プロセスの簡略化

   通常の配線プロセスでは、フォトリソグラフィとドライエッチング処理で層間絶縁膜に配線同士を接続する孔を形成した後、不要となったフォトレジスト膜を酸素プラズマ処理と洗浄で除去します。今回、孔形成時の加工条件を最適化し、さらに、超低誘電率膜の高い薬液耐性を利用することで、フォトレジスト除去をアミン系薬液処理のみで済ませる方法を開発しました。この方法によれば、酸素プラズマ処理による超低誘電率膜の劣化を生じさせることなく、配線の信頼度を向上することができます。さらに、新規の装置や薬液を導入することなく処理数を減らせるため、配線プロセスを低コスト化できます。これらの効果は50nm世代向け配線の試作を通じて実証済みです。

   開発した技術は日立化成の塗布型低誘電率膜材料「HSGシリーズ」(比誘電率は2.4から3.0まで対応)として、50nm世代以降のメモリデバイス向け配線プロセスに適用していく予定です。なお、本成果は、2006年6月13日から米国・ハワイで開催のVLSI技術シンポジウム(2006 Symposium on VLSI Technology)で発表される予定です。

 

用語説明

 
 
*1 寄生容量
近接する配線とそれに挟まれた層間絶縁膜がコンデンサの働きをしてしまうために生じる電気容量です。配線間隔が小さくなるほど寄生容量は増大します。
*2 比誘電率
絶縁材料の特性を示す指標のひとつで、外部から電場を与えたとき物質中の原子(あるいは分子)がどのように応答するかによって定まる定数。比誘電率が低い材料を使うほど寄生容量を低減できます。
 
 

お問い合わせ先

株式会社 日立製作所 中央研究所 企画室[担当:花輪、木下]
〒185-8601 東京都国分寺市東恋ヶ窪一丁目280番地
TEL : 042-327-7777 (ダイヤルイン)

日立化成工業株式会社 経営企画室 広報・IRグループ[担当:長谷川、野口]
〒163-0449 東京都新宿区西新宿二丁目1番1号
TEL : 03-5381-2377 (ダイヤルイン)

 

以上

 
アドビ・リーダーのダウンロード PDF形式のファイルをご覧になるには、Adobe Systems Incorporated(アドビシステムズ社)のAdobe(R) Reader(TM)が必要です。
 
本文ここまで




日立トップページへ

検索 by Google

 > 詳細な検索
ここからローカル・ナビゲーション
ニュースリリース総合

経営

決算

コメント

人事

研究開発

電子デバイス

情報通信

電力・産業システム

計測器・半導体製造装置

デジタルメディア

生活家電

新規事業ほか
ローカル・ナビゲーションここまで




ページトップへ

 
ここからフッタ  | サイトの利用条件 | 個人情報保護に関して | 更新履歴 | フッタここまで

© Hitachi, Ltd. 1994, 2006. All rights reserved.