ヘッダをスキップ  Global Sites
    お問い合わせ    ニュースリリース    サイトマップ   音声読み上げ・文字拡大 Japan Site
ここからグローバル・ナビゲーション |  ホーム  |  製品・サービス  |  日立について   |グローバル・ナビゲーションここまで


ページタイトル

ニュースリリース



ここから本文
 

このニュースリリース記載の情報(製品価格、製品仕様、サービスの内容、発売日、お問い合わせ先、URL等)は、発表日現在の情報です。予告なしに変更され、検索日と情報が異なる可能性もありますので、あらかじめご了承ください。なお、最新のお問い合わせ先は、お問い合わせ一覧をご覧下さい。

2005年6月17日

アナログ回路に向けた歪(ひずみ)Siトランジスタ技術の開発に成功

アナログ性能を40%、高速化性能を16%向上

 

  日立製作所(執行役社長:庄山悦彦/以下、日立)は、このたび、半導体デバイスの高速動作性能を向上する歪Siトランジスタ*1を、アナログ回路にはじめて適用することに成功しました。歪Si技術は、これまで論理回路へ適用されていましたが、今回、歪Siトランジスタの動作電圧を大幅に向上することによって、高耐圧が必要なアナログ回路への適用に道を拓いたものです。本技術は、携帯電話で用いられる高周波増幅用トランジスタなどのアナログ半導体デバイスの高速性能を向上するものと期待されます。

  歪Siトランジスタは、シリコン(Si)・ゲルマニウム(Ge)上にSiを積層した"歪Si基板"を用いたトランジスタです。Si・GeとSiの格子定数の違いによって生じるSiの結晶格子の歪が、半導体の電子移動度を向上させるという性質を利用して、近年、論理回路の高速性能を向上するためにCMOS(相補型金属酸化膜半導体:Complementary Metal-Oxide Semiconductor) 製品に適用され始めています。この歪Si基板をアナログ回路にも適用し、アナログ半導体デバイスの高速化を促進する試みが検討されています。アナログ半導体デバイスは、論理回路に比べて高い電源電圧で動作するため、高電圧を加えても性能が劣化しない動作電圧性能が要求されます。このためには歪Si膜を、論理回路の約10倍(約100ナノメートル:1ナノメートルは100万分の1ミリメータ)の膜厚にすることが必要ですが、膜厚を厚くすると、膜中に結晶欠陥が発生してしまうため、リーク(漏れ)電流が増大するという問題がありました。そこで、アナログ半導体デバイスへの適用に向けて、高い耐圧性能と低いリーク電流を兼ね備えた歪Siトランジスタの実現が要請されていました。

  このような背景のもと、今回、日立では、世界で初めてアナログ用途に適した歪Siトランジスタの作製プロセス技術を開発しました。新たに開発した技術の特徴は次の通りです。

 

(1) 結晶欠陥の発生を制御した厚膜の歪Si形成技術

SiGe上にシリコンを積層する際、Si膜に加わる歪エネルギーの強度はSiの膜厚に比例して大きくなります。そして、ある一定の厚さ以上でミスフィット転位*2と呼ばれる結晶欠陥を生じます。今回、シリコン膜の結晶成長で発生するミスフィット転位の量を、低リーク電流特性を維持する程度に抑制しながら、歪Si膜を形成する技術を開発しました。

 

(2) リーク電流の発生を抑制するトランジスタ構造の開発

歪Si膜中にミスフィット転位があった場合でも、リーク電流の増大を阻止すると共に、高速性能を阻害しないトランジスタ構造を開発しました。

  開発した作製プロセス技術を用いて歪Siトランジスタを試作したところ、アナログ性能の指標となる相互コンダクタンス*3が40%向上し、高周波特性は遮断周波数*4が16%向上するとともに、雑音特性も劣化しないことを実証しました。また、同じ寸法のシリコントランジスタと比較して、耐圧は同等、さらにリーク電流も実使用状態で問題を生じないことを確認しました。本成果は、アナログ向けに歪Siトランジスタの適用が可能であることを初めて実証したもので、今後、高周波増幅用トランジスタなどの高性能化を実現する基本技術として期待されます。

  なお、本成果は、2005年6月14日から京都で開催された電子デバイスに関する国際会議「2005 Symposium on VLSI Technology」にて発表しています。

 

用語

 
 
*1 歪(ひずみ)Siトランジスタ:Siに歪を印加すると移動度が向上する現象を応用して、性能を向上させたMOSトランジスタ。MOSトランジスタのゲート周辺やソース・ドレイン周辺に応力を発生する材料を配することでトランジスタのチャネルに歪を印加する方法や、歪が印加された基板(歪Si基板)を用いる方法がある。なお、本発表技術は、後者の歪Si基板を用いる方法。
*2 ミスフィット転位:結晶格子の大きさの違う物質を積層したとき、界面の歪エネルギーは膜厚に比例して大きくなる。膜厚が臨界値を越えて歪エネルギーに耐えることが出来なくなった時、積層界面に発生する結晶欠陥。
*3 相互コンダクタンス:トランジスタの性能を示す指標。入力(ゲート電圧)の変化に対してどれだけ大きい出力(ドレイン電流)の変化が得られるかを示す。この値が大きいほどトランジスタは高速に動作する。
*4 遮断周波数:素子の増幅率が1になる周波数で、回路の高速動作性能を示す指標。
 
 

お問い合わせ先

株式会社 日立製作所 中央研究所 企画室 [担当:内田、木下]
〒185-8601 東京都国分寺市東恋ヶ窪一丁目280番地
TEL : 042-327-7777 (ダイヤルイン)

 
 

以上

 
アドビ・リーダーのダウンロード PDF形式のファイルをご覧になるには、Adobe Systems Incorporated(アドビシステムズ社)のAdobe(R) Reader(R)が必要です。
 
本文ここまで


日立トップページへ

検索 by Google

 > 詳細な検索
ここからローカル・ナビゲーション
ニュースリリース総合

経営

決算

コメント

人事

研究開発

電子デバイス

情報通信

電力・産業システム

計測器・半導体製造装置

デジタルメディア

白物家電

新規事業ほか
ローカル・ナビゲーションここまで




ページトップへ

 
ここからフッタ  | サイトの利用条件 | 個人情報保護に関して | 更新履歴 | フッタここまで

© Hitachi, Ltd. 1994, 2005. All rights reserved.