ヘッダをスキップ  Global Sites
    お問い合わせ    ニュースリリース    サイトマップ   音声読み上げ・文字拡大 Japan Site
ここからグローバル・ナビゲーション |  ホーム  |  製品・サービス  |  日立について   |グローバル・ナビゲーションここまで


ページタイトル

ニュースリリース



ここから本文
 

このニュースリリース記載の情報(製品価格、製品仕様、サービスの内容、発売日、お問い合わせ先、URL等)は、発表日現在の情報です。予告なしに変更され、検索日と情報が異なる可能性もありますので、あらかじめご了承ください。なお、最新のお問い合わせ先は、お問い合わせ一覧をご覧下さい。

2005年6月15日
株式会社 日立製作所
エルピーダメモリ株式会社

次世代モバイル情報機器の低電力メモリに向けた
0.4V動作のDRAM回路方式を提案

低い動作電圧で情報保持時間の向上と高速書込み/読み出しを実現

 

  株式会社日立製作所(執行役社長:庄山 悦彦、以下:日立)は、このたび、エルピーダメモリ株式会社(社長&CEO:坂本幸雄、以下エルピーダ)と共同で、0.4Vで動作可能なDRAM(Dynamic Random Access Memory)*1の回路方式を提案しました。本方式は、1ビットの情報を記憶するのにDRAMセルを2つ用いるツインセル方式を採用することによって、情報保持時間の向上と高速な書込み/読み出し動作を低い動作電圧で実現するものです。本技術は、大容量化の特長を持つDRAMを、次世代モバイル情報機器の低電力メモリデバイスに適用するための基本回路方式と言えます

  モバイル情報機器のメモリ用半導体デバイスには、機能やコンテンツの増大にともなうメモリの大容量化や、バッテリーによる長時間動作を実現する低消費電力化が求められています。現在、携帯電話のメモリに主に使われているSRAM(Static Random Access Memory)*2は、消費電力が低い特長がありますが、セル面積が大きいため大容量化が困難なことや電源電圧の低減に限界があるなど、将来のモバイル情報機器のメモリデバイスとして課題があります。これに対して、DRAMは大容量化に適していることから、一部のモバイル情報機器のメモリとして採用が始まってきています。しかし、DRAMの課題は、メモリセルへの書き込み電圧(ビット線電圧)を低減すると情報保持時間が短くなってしまうことや、メモリセルトランジスタの制御電圧(ワード線電圧)用に高電圧が必要なことなど、消費電力の低減が困難な点でした。

  このような背景から、今回、日立とエルピーダは、1ビットの情報を記憶するのにDRAMセルを2つ用いるツインセル方式を利用する低電力DRAMの回路方式を提案しました。提案した回路方式の特徴は、以下の通りです。

 

(1)ビット線の低電圧化方式

  1ビットの情報を記憶するのにDRAMセルを2つ用いるツインセル方式を採用しました。この方式を用いることにより、DRAMセルの情報保持時間をシングルセル方式並みに保ったままビット線電圧を低減することができることを明らかにしました*3。シミュレーションの結果、ツインセルアレーのビット線電圧を0.4Vに低減しても、シングルセルアレーのビット線電圧を1.0Vとしたときと同等の情報保持時間が得られることがわかりました。この結果は、DRAMメモリセルアレーの消費電力を約60%低減できることを示しています。

 

(2)ワード線の低電圧化方式

  従来、DRAMでは、キャパシタに'1'情報(高レベル)を記憶するための十分な電荷を蓄えるためには、高いワード線電圧が必要でした。ツインセルアレーでは、'1'情報を読み出すのに必要な電荷量を少なくできるためワード線電圧を低減できます*4。シミュレーションの結果、ワード線電圧を3Vから1.8Vに低電圧化できることがわかりました。この結果は、ワード線電圧発生回路の電力を約70%低減できることを示しています。

  本技術は、低い動作電圧で情報保持時間の向上と高速な書込み/読み出し動作を実現するものです。シミュレーションでは、DRAMメモリセルアレーの消費電圧を60%、ワード線電圧発生回路の電力を70%低減できることを示しました。大容量化の特長を持つDRAMを、次世代モバイル情報機器の低電力メモリデバイスとして適用するための基本回路方式と言えます。

  なお、本成果は、6月16日から京都で開催される集積回路に関する国際会議「2005 Symposium on VLSI Circuits」にて発表いたします。

 

用語

 
*1 DRAM:Dynamic Random Access Memory 記憶保持(リフレッシュ)動作が必要な随時書き込み読み出しメモリ。メモリセルは、1つのトランジスタと1つのキャパシタから構成され、'1'あるいは'0'のいずれかの情報を電荷の有無で記憶する
*2 SRAM:Static Random Access Memory 記憶保持(リフレッシュ)動作が不要な随時書き込み読み出しメモリ。
*3 ツインセル方式では2つのメモリセルに'1'と'0'あるいは'0'と'1'の相補の情報を記憶し、2つのキャパシタの蓄積電荷量の差を読み出しています。このため、リーク電流の影響が小さく、従来のシングルセル方式のDRAMに比較して情報保持時間が3倍以上長くなることがわかりました。
*4 '1'と'0'の情報を書き込むことにより、'1'情報を読み出すのに必要な電荷量を少なくできるためワード線電圧を低減できます。また、キャパシタの共通電極(プレート)を駆動することにより、ワード線電圧を低減しても、'1'情報を十分に書き込むことが可能となります。ツインセルでプレート駆動方式を用いると、シングルセルでプレート駆動方式を用いた場合に必要だったダミーセルが不要になります。
 
 

お問い合わせ先

株式会社 日立製作所 中央研究所 企画室 [担当 : 内田、木下]
〒185-8601 東京都国分寺市東恋ヶ窪一丁目280番地
TEL : 042-327-7777 (ダイヤルイン)

エルピーダメモリ株式会社 IR&マーケットコミュニケーションGr. [担当:高橋、小林]
〒104-0028 東京都中央区八重洲2丁目2番1号
TEL : 03-3281-1648 (ダイヤルイン)

 
 

以上

 
アドビ・リーダーのダウンロード PDF形式のファイルをご覧になるには、Adobe Systems Incorporated(アドビシステムズ社)のAdobe(R) Reader(R)が必要です。
 
本文ここまで


日立トップページへ

検索 by Google

 > 詳細な検索
ここからローカル・ナビゲーション
ニュースリリース総合

経営

決算

コメント

人事

研究開発

電子デバイス

情報通信

電力・産業システム

計測器・半導体製造装置

デジタルメディア

白物家電

新規事業ほか
ローカル・ナビゲーションここまで




ページトップへ

 
ここからフッタ  | サイトの利用条件 | 個人情報保護に関して | 更新履歴 | フッタここまで

© Hitachi, Ltd. 1994, 2005. All rights reserved.