ヘッダをスキップ  Global Sites
    お問い合わせ    ニュースリリース    サイトマップ Japan Site
ここからグローバル・ナビゲーション |  ホーム  |  製品・サービス  |  日立について   |グローバル・ナビゲーションここまで


ページタイトル

ニュースリリース

印刷される方はこちらをご覧ください(PDF形式、17Kbyte)


ここから本文
 
このニュースリリース記載の情報(製品価格、製品仕様、サービスの内容、発売日、お問い合わせ先、URL等)は、発表日現在の情報です。予告なしに変更され、検索日と情報が異なる可能性もありますので、あらかじめご了承ください。なお、最新のお問い合わせ先は、お問い合わせ一覧をご覧下さい。
 
2004年12月13日
 

65nm世代以降に向けた新構造のSOIデバイスを開発

基板バイアス印加により、20%の高速化と10分の1の低電力化を実現
 
 
 
  株式会社日立製作所(執行役社長:庄山悦彦/以下、日立)は、株式会社ルネサス テクノロジ(会長&CEO:長澤紘一/以下、ルネサス テクノロジ)と共同で、65nm世代以降に向けて、高速性と低電力性を大幅に向上する新しいSOI(Silicon On Insulator) *1デバイス構造を開発しました。絶縁膜*2上の単結晶シリコン(SOI層)上にトランジスタを形成するSOI構造において、絶縁膜の厚さを10nm程度まで薄膜化し、シリコン(Si)基板に電圧を印加する基板バイアス制御を組み合わせることによって、20%の高速化と10分の1の低電力化を実現しました。本成果は、65nm世代以降の高速・低電力CMOS基本技術として期待されます。
 
  近年、急速に市場が拡大しているモバイル情報機器の高性能化は、その心臓部となるシステムLSIの高性能化に牽引されてきました。システムLSIの性能指標には高速性に加え、モバイル機器の電池寿命に寄与する低消費電力性があげられます。高速化と集積化のトレンドから半導体の微細化が進み65nm世代になると、素子特性の劣化やばらつきによるリーク電流の増大が無視できなくなり、消費電力の増大を避けることができなくなります。このため、65nm世代以降のシステムLSIにおいて、高速性と低消費電力性を両立させるためには、新しいデバイス構造の開発が必要でした。
 
  このような背景から、日立は、ルネサス テクノロジと共同で、全く新しい概念のSOIデバイス構造を考案し、高速動作かつ低消費電力性に優れた特性を確認しました。技術の特長は次の通りです。
 
(1) 薄膜埋め込み絶縁膜を用いたSOIトランジスタ構造
 
  SOI構造において、絶縁膜の厚さを10nm程度まで薄膜化しました。通常のトランジスタは、半導体プロセスによって形成されたゲート電極でスイッチング動作を行いますが、新しいデバイスは絶縁膜層が非常に薄いので、Si基板にバイアスを印加すれば、Si基板を第2のゲートとして使うことができます。これによって、デバイスのスイッチング動作の制御性が向上するという大きな利点があります。
 
(2) しきい電圧*3の制御を可能にしたメタル・ゲート電極構造
 
  従来のSOIトランジスタは高速性に優れるものの、システムLSIには不可欠な、多種のしきい値設定が困難であるという課題がありました。今回、メタル・ゲート電極構造と、絶縁膜下層への不純物導入とを組み合わせた制御技術を開発し、SOIトランジスタのしきい電圧の任意制御を可能にしました。
 
  試作したデバイスの電流-電圧特性を測定した結果、基板バイアス印加により、トランジスタ動作時の出力電流を20%増大させる一方、待機時はリーク電流を10分の1に低減できることを確認しました。また、今回開発したしきい電圧制御技術を用いることで、従来では困難であったSOIトランジスタの多種しきい値への対応を可能にしました。今後は、高性能モバイル機器で必須となる高速・低電力CMOS基盤技術として完成度を高めていく予定です。
  なお、本成果は、2004年12月13日から米国・サンフランシスコで開催される電子デバイスに関する国際会議「2004 IEEE IEDM(
International Electron Devices Meeting)」にて発表いたします。
 
 

用語説明

 
 
*1 SOI
  Silicon on Insulatorの略。トランジスタの性能効率を高める観点から注目されているトランジスタの新しい製造プロセス技術。通常のバルクCMOSでは、Si基板上にトランジスタを形成していくが、SOIトランジスタでは絶縁物の上の単結晶Si(SOI層)上にトランジスタを形成していく。バルクCMOSに比べて、寄生容量やリークが削減されるため、トランジスタの性能が向上する。
*2 絶縁膜
  BOX(Buried Oxide)層と呼ばれる、SOI構造で、基板内に埋め込まれる酸化膜層のこと。絶縁膜には、通常SiO2が用いられる。寄生容量低減の観点から、BOX層の膜厚は100〜200nm程度のものが用いられることが多い。
*3 しきい電圧
  トランジスタがオン状態になり、電流が流れ始める電圧のこと。通常のバルクCMOSでは、シリコン基板内への不純物の導入によってしきい電圧を制御する。しかし、薄いSOI層上に形成したトランジスタの場合、導入できる不純物量に限界があるため、しきい電圧の制御が難しくなる。
 
 

お問い合わせ先

 
株式会社 日立製作所 中央研究所 企画室 [担当:内田、木下]
〒185-8601 東京都国分寺市東恋ヶ窪一丁目280番地
TEL : 042-327-7777 (ダイヤルイン)
 
 
以上
 
アドビ・リーダーのダウンロード PDF形式のファイルをご覧になるには、Adobe Systems Incorporated(アドビシステムズ社)のAdobe(R) Reader(R)が必要です。
 
本文ここまで


日立トップページへ

検索 by Google

 > 詳細な検索
ここからローカル・ナビゲーション
ニュースリリース総合

経営

決算

コメント

人事

研究開発

電子デバイス

情報通信

電力・産業システム

計測器・半導体製造装置

デジタルメディア

白物家電

新規事業ほか
ローカル・ナビゲーションここまで




ページトップへ

 
ここからフッタ  | サイトの利用条件 | 個人情報保護ポリシー | 更新履歴 | フッタここまで

© Hitachi, Ltd. 1994, 2004. All rights reserved.