このニュースリリース記載の情報(製品価格、製品仕様、サービスの内容、発売日、お問い合わせ先、URL等)は、発表日現在の情報です。予告なしに変更され、検索日と情報が異なる可能性もありますので、あらかじめご了承ください。なお、最新のお問い合わせ先は、お問い合わせ一覧をご覧下さい。

2004年4月19日
株式会社ルネサステクノロジ
株式会社日立製作所

高性能組み込み機器向け32ビットRISC型CPUコア「SH-2A」を開発

- 従来比、約3.5倍の処理性能およびプログラムコード効率、
リアルタイム性能を向上し、
自動車や民生・産業機器などの高性能なリアルタイム制御システムに最適 -

株式会社ルネサステクノロジ(会長＆CEO：長澤紘一、以下ルネサステクノロジ)と株式会社日立製作所(執行役社長：庄山悦彦、以下日立)は、このたび、自動車分野や産業・民生分野の制御機器向けに、32ビットのRISC(Reduced Instruction Set Computer)型CPUコア「SH-2A」を開発しました。
本CPUコアは、SuperH^TM*1RISCマイコンのCPUコア「SH-2」の後継であり、性能の大幅な向上やプログラムコード効率の改善を実現しています。また、リアルタイム性能を要求する機器に向けた設計を行っており、自動車のエンジン制御やプリンタやACサーボ等の民生・産業機器用途のシングルチップマイコン、SoC(System on Chip)に最適です。

背景

近年、自動車分野のエンジン制御では、環境保全や更なる燃費向上を図るため制御内容が複雑化し、さらに、開発ツールの進化によりオートコード技術*2が取り入れられることで、短期間での大規模システムの開発を行う傾向にあります。また、ACサーボなどの産業分野では、システムの高精度化が進み、さらに、プリンタなどの民生分野では、システムの複合機化が拡大しています。例えばDSCやスキャナからの画像データを高速に演算しながら印字制御と連携する処理等の高速化が求められており、これら各分野における制御システムには、高速、高性能でかつ大容量ROMを搭載するマイコンが必要です。

このような背景から、ルネサステクノロジは、これまで、このような市場に対し、動作周波数が50MHz～80MHzの32ビットRISC型CPUコア「SH-2」と、高速、大容量のフラッシュメモリや16ビットPWMタイマ、A/D変換器などの周辺機能を搭載したシングルチップマイコンを製品化し、これまで多くの採用実績があります。
しかし今回、更なる高速、高性能化のニーズに応えるため、ルネサステクノロジと日立は、「SH-2」の上位互換として、新たにRISC型CPUコア「SH-2A」を共同で開発しました。本CPUコアの特長と詳細は以下のとおりです。

特長と詳細

(1) スーパースカラ方式*3およびハーバードアーキテクチャ*4の採用

CPUコアの命令処理アーキテクチャの1つであるスーパースカラ方式を採用し、最大2つの命令を同時に実行可能です。また、データバスを命令用とデータ用に分離するハーバードアーキテクチャを採用しているため、命令取り込みとデータアクセスの競合が発生しません。これにより、メモリアクセスが連続する演算などにおいても性能は低下しません。

(2) 200MHz動作時に360MIPS(million instructions per second)の高処理性能

従来の「SH-2」は、最大動作周波数80MHzで104MIPSの処理性能です。「SH-2A」は、200MHz動作時に360MIPSであり、約3.5倍の処理性能を実現しています。
単位周波数1MHz当たりの処理性能は、スーパースカラ方式の採用により、従来の1.3MIPSから1.8MIPSへと約1.4倍向上しています。即ち、同一動作周波数であれば約1.4倍の性能向上を図れ、また同じ性能を求める場合は、より低い動作周波数で実現できるため低消費電力化が可能です。

(3) 新規命令セットおよびコード効率の改善

「SH-2A」の命令セットは「SH-2」の上位互換です。従来からの16ビット長命令に加え、32ビット長の新規命令やアドレッシングモードを追加し、FPU(floating-point processing unit)関連の21命令を含む合計112命令をサポートしています。
32ビット長命令を採用したアドレッシングモードは、プログラムのアドレス情報などを、命令コードの中に納めることができ、1命令でより広い領域をアクセスすることが可能です。これにより、従来のアドレス情報をメモリ上にテーブルとして持たせる場合に比べ、プログラムのコードサイズを小さく、即ち必要メモリ容量を少なくでき、システムコストの低減に寄与します。
その他、リアルタイム制御の性能やコード効率を向上する以下の命令をサポートしています。

リアルタイム性能を高めるビット操作命令
32ビット長データの除算の高速化及び1命令化
任意のビット数だけシフト可能なバレルシフト命令
関数サブルーチンコール発生時に必要となるCPU汎用レジスタのスタックへの退避/復帰を1命令で記述可能なストアマルチ/ロードマルチ命令

命令セットは「SH-2」と上位互換であり、「SH-2」で開発したプログラムの流用ができるため、システムの開発期間短縮に寄与します。

(4) 割り込みイベント発生時の高速なアプリケーションプログラムの切換え

通常、割り込みイベントが発生すると、その時点でのCPU内部のレジスタ情報を、ソフトウェアによる処理でスタックメモリに格納した後、割り込みイベントに対応したアプリケーションの実行を開始します。
「SH-2A」ではCPU内部にあるレジスタの情報を格納するための専用レジスタを内蔵しました。CPUと専用レジスタは専用のバスで接続しており、割込みイベントが発生したときには、CPU内部のレジスタの情報を、ハードウェアで高速に専用レジスタに退避します。
この結果、割り込みイベントが発生してから実際のアプリケーションプログラムを実行開始するまで、「SH-2」では最小37サイクル必要ですが、「SH-2A」は6サイクルで開始できます。これにより、アプリケーションプログラムの切り換えを高速に行うことが可能となり、より応答性の良い、高品質のリアルタイム制御を実現できます。

開発ツールとしては「SH-2A」用のC/C++コンパイラの開発や、エミュレータとして小型の「E10A-USB」、リアルタイムプロファイラ機能を搭載した「E200F」の対応を予定しています。

今後、ルネサステクノロジは、「SH-2A」を搭載した製品の第1弾を、2004年第3四半期までに製品化し、以後順次展開していく予定です。

*1	SuperH^TMは、(株)ルネサステクノロジの商標です。
*2	オートコード技術：C言語による実際のコーディングを必要とせず、ブロック図やステートマシンからソフトウェアを自動生成する技術。
*3	スーパースカラ方式：コンピュータの処理高速化を図る方法の1つで、1クロックで複数の命令を同時に実行する方式。
*4	ハーバードアーキテクチャ：データバスを命令用とデータ用に独立させるアーキテクチャで、命令の取り込みとデータのアクセスを同時に実行できる。

*	その他記載の製品名、会社名、ブランドは、それぞれの所有者に帰属します。

応用機器

	自動車用途：エンジン制御システム、車体制御システム等
	民生機器：プリンタ、DVDレコーダ等
	産業機器：ACサーボ、産業用汎用インバータ等

仕様

項目	仕様
CPUコア名	SH-2A
命令数	112命令(FPU関連の21命令を含む) ＜SH-2と上位互換＞
処理性能	360MIPS、400MFLOPS(200MHz動作時)
パイプライン数	5段
バスアーキテクチャ	ハーバードアーキテクチャ(命令/データ分離)
命令発行数	スーパースカラアーキテクチャ(2命令同時発行)

以上

PDF形式のファイルをご覧になるには、Adobe Systems Incorporated（アドビシステムズ社）のAdobe(R) Reader(R)が必要です。