日立製作所は、このたび、２個のプロセッサを１チップに搭載することで、プロセッサ自体の故障
を検出する高安全プロセッサ技術を開発しました。今回、本技術を活用して世界で初めてチップ内冗
長システムを実現した高安全プロセッサを試作し、基本動作を確認しました。
機器の制御を行う組み込みコントローラでは、電源ノイズや電磁波などでプロセッサが誤動作した
場合でもシステムを安全サイドに制御する必要があります。産業用機器におけるシステムにおいては、
従来は、プロセッサを多重化して誤動作の検出を行うか、または故障したプロセッサの処理を待機し
ているプロセッサで引き継ぐことで安全性を高めてきました。しかし、多重化を行って安全性を高め
るためには、複数のプロセッサを用いるため、チップ構成が変わり、ボードサイズが大きくなるとい
う問題が生じてしまいます。
そこで、当社は、ハードウェア記述言語でプロセッサを記述することで、ＡＳＩＣに搭載すること
を可能とした３２ビットのシンセサイザブルプロセッサを開発しました。さらに、シンセサイザブル
プロセッサを２個と、そのプロセッサの入出力信号を常時比較する回路を１つのＬＳＩに搭載しまし
た。これにより、従来と同じシステム構成で容易に高安全システムを実現可能としました。
今回、この検証を行うために、約２００平方ミリ(１４.７５ｍｍ角)のチップ内冗長プロセッサを
世界で初めて試作しました。本試作チップは、０.３５μｍのＣＭＯＳゲートアレイで６０メガヘル
ツの動作を確認しました。
今回の技術開発により、ボード上の構成を変更することなく、容易に安全性の高い組み込み向けコ
ントローラを実現することが可能となります。
＜シンセサイザブルプロセッサの開発＞
ゲートアレイやＦＰＧＡなどのＡＳＩＣでチップ内冗長プロセッサを実現するためには、論理合成
可能なプロセッサが必要です。そこで既存の３２ビットプロセッサを、ＡＳＩＣで論理合成可能なシ
ンセサイザブルプロセッサに変換しました。
シンセサイザブルプロセッサはＰＬＬとメモリ以外はハードウェア記述言語と基本的なゲートのみ
で構成されており、大半のＡＳＩＣで実現することが可能です。
このシンセサイザブルプロセッサを用いることにより２個のプロセッサと高安全化のための論理を
１４.７５ｍｍ×１４.７５ｍｍのゲートアレイチップに搭載することが可能となりました。
＜チップ内冗長高安全技術の開発＞
機器を制御する組み込みコントローラにおいては、電源や電磁波によるノイズによる誤動作や、シ
ステムが故障した場合にシステムを安全サイドに制御する必要があります。従来はこのためにプロセ
ッサを複数用いて誤動作を検出するか、または別のプロセッサに処理を引き継ぐ安全対策がとられて
きました。このように安全性を高めるために複数のプロセッサを用いると、ボード上に複数のプロセ
ッサを搭載するために構成が大きく変わるという問題があります。
そこで、２個のプロセッサとプロセッサの入出力を常時比較する回路を１個のＬＳＩに搭載し、通
常のプロセッサと交換できるようにすることで、ボード上の構成を変更することなく高い安全性を達
成しました。
今回開発した高安全方式は、すでに当社が開発済みのフェールセイフバス比較方式を用いています。
フェールセイフバス比較方式は、単に２個のプロセッサの入出力信号を比較するのではなく、それぞ
れの信号に交番信号(サイクル毎に０と１が切り替わる信号)を重畳させて比較します。誤動作は比較
結果が交番信号でなくなることで検出でき、比較回路の０，１固定となる故障も検出可能なため、よ
り安全な比較結果が得られます。
この高安全方式を１個のＬＳＩで実現したことにより、従来と同じ構成で電源や電磁波のノイズに
よる誤動作を検出することが可能で、この検出結果に基づいてシステムを安全サイドに制御できます。
当社は、これらの開発技術を検証するため、０.３５μｍプロセスのＣＭＯＳゲートアレイで高安
全プロセッサを試作しました。約２００平方ミリ(１４.７５ｍｍ角)に、ＣＰＵと周辺回路、および
１６キロバイトのメモリから構成されたプロセッサ２個、さらにはプロセッサの入出力信号の比較回
路を集積し、６０メガヘルツで動作します。
なお、今回の高安全プロセッサ技術に関する研究成果は、８月２３日から韓国のソウルで開催され
るＡＰ−ＡＳＩＣ‘９９(THE FIRST IEEE ASIA-PACIFIC CONFERENCE ON ASICS)にて発表します。
［試作した高安全プロセッサの仕様］
構成 ：３２ビットシンセサイザブルプロセッサ２個とプロセッサ比較器、
トータル４０キロバイトのメモリ
論理規模 ：ランダム論理部トータルで７４０キロゲート
デバイス ：０.３５μｍＣＭＯＳゲートアレイ
動作周波数 ：６０メガヘルツ
電源電圧 ：３.３ボルト
消費電力 ：約２.６ワット
［用語の説明］
・シンセサイザブルプロセッサ ：論理合成により任意のASICに移植可能なプロセッサ
・フェールセイフバス比較方式 ：比較器自体の故障を検出できる方式
・ASIC ：特定用途向けLSI
・FPGA ：プログラミング可能なLSI
・PLL ：クロック生成用回路
以 上
| 
