日立製作所 情報コンピュータグループ(グループ長＆ＣＥＯ：加藤孝雄)は、ＬＳＩ設計用論
理最適化ツール「ＢＮ-１」を開発、製品化し、２月１日から販売開始します。なお、販売／サポ
ートについては、セイコーインスツルメンツ株式会社(以下、略称：SII)が行います。
今回発売するＬＳＩ設計用論理最適化ツール「ＢＮ-１」は、当社 中央研究所（所長：武田英
次）で開発した独自の論理段数圧縮新アルゴリズムを用いており、大規模システムＬＳＩやプロ
セッサの設計期間を従来に比べ１〜２ヶ月短縮することが可能になります。
ＬＳＩの大規模化、高集積化とともに、ＬＳＩ回路の設計期間の長期化が開発コストの増大や、
タイムトゥマ−ケットの短縮化を阻害する要因として問題となっています。大規模ＬＳＩを目標
周波数で動作するように設計するためには、論理回路中の何１００万本という信号経路全ての遅
延時間を目標時間内に最適化する必要があります。しかし、従来の論理回路最適化設計は、熟練
した設計者の手によって行われているため、目標値を達成するためには数ヶ月から１年近くの設
計期間を要していました。
このような背景から、当社は、当社独自の論理段数圧縮技術（ＲＴＬ＊１モーフィング）によ
り、従来に比べ設計期間を大幅に短縮可能な設計ツール「ＢＮ-１」を開発し、２月１日から販売
を開始します。今回、中央研究所が世界に先駆けて開発した論理回路段数圧縮技術は、経験の少
ない設計者によるＲＴＬや、十分に遅延時間を考慮せずに設計したＲＴＬも、あたかも熟練技術
者が何ヶ月も工数をかけて最適設計したかのような世界トップレベルの高速論理回路に変形（モ
ーフィング）することができるものです。また、従来の設計フローを変えなくても、通常の論理
合成のフローに「ＢＮ-１」を適用するだけで、ＲＴＬモーフィングの効果が得られるという大き
なメリットがあります。これまで、すでに「ＢＮ-１」を日立のスーパーコンピュータ用ＬＳＩ設
計に適用した結果、１〜２ヶ月の設計短縮を実現しており、開発期間の大幅な削減実績を得てい
ます。
＊１）ＲＴＬ(Register-Transfer Level)：設計者がハードウエア記述言語を用いて入力する
論理回路
「ＢＮ-１」は、ＥＤＡ(Electronic Design Automation)製品の販売／サポートに長い経験の
あるＳＩＩとのパートナーシップにより、２月１日から販売を開始し、あわせて充実したサポー
トサービスを提供していきます。
今後は本製品以外にも新たなＥＤＡツールの開発・販売を検討しており、３年後にはＥＤＡ事
業として、売上高 １億円／月を計画しています。
なお、「ＢＮ-１」は、２月１日、２日横浜国際平和会議場（パシフィコ横浜）展示ホールで開
催される、「Electronic Design and Solution Fair 2001」セイコーインスツルメンツブース
にて出品する予定です。
以上
| 
