ページの本文へ

Hitachi

企業情報研究開発

2015年1月22日

発表者からのレポート


図1 システム−イン−パッケージ構造
拡大図



図2 提案するSi/ガラスハイブリッドインターポーザ
拡大図

2014年12月14日から16日にかけてインドのバンガロールにて電気実装技術の国際会議 IEEE Electrical Design of Advanced Packaging & Systems Symposium 2014 が開かれました。本国際会議は半導体パッケージや半導体システムにおける電気実装設計技術(SI/PI/EMC)を対象としており、参加国は米国、欧州、韓国、インド、日本などの企業、大学の研究者約120名が参加し活発な議論が行われました。

横浜研究所(当時)からの発表は2件で、筆者は「Hybrid Silicon and Glass Interposer for Combined Optical and Memory System-in-Package」と題して、サーバやルータなど情報処理装置内の基板内伝送の広帯域化を実現するシステム・イン・パッケージ技術に関する発表を行いました。

サーバやルータなど情報処理装置の伝送容量は1.4倍/年で増加しており、2016年には10 Tb/sに達すると予想されています。このような性能を実現するためには、計算処理をするプロセッサと主記憶メモリ間や複数のプロセッサ間を広帯域に接続する必要がありますが、近年半導体パッケージのピン数の増加や電気信号の高速化が技術的に難しくなっており広帯域化が困難になってきています。これを解決する技術として、半導体LSI間を半導体パッケージの中にインターポーザと呼ばれるµm級微細配線基板を内蔵することでLSI間の信号本数を飛躍的に上げTb/s超の広帯域伝送を実現するシステム・イン・パッケージ技術が注目されつつあります(図1)

本研究では、Siとガラス材料のインターポーザを組み合わせたハイブリッドインターポーザを考案し、Siやガラス単体のインターポーザでは実現が困難であったメモリと光ICを混載したシステム・イン・パッケージ構造を提案しました(図2)。本構造では、電気・実装・冷却の技術課題をそれぞれの材料の特徴を踏まえた適切な配置構造で解決しています(図3)
また、電気特性の鍵となる光ICとの高速伝送接続部を担うガラスインターポーザの配線特性を評価し、良好な低損失特性を確認しています(図4)

これらにより、将来の情報機器の高性能化に必要なLSI間広帯域伝送技術の見通しを得ました。


図3 Si、ガラスおよびハイブリッドインターポーザの
得失比較

拡大図


図4 試作ガラスインターポーザ部の配線電気特性
評価結果

拡大図

略称

SI: Signal Integrity 信号品質
PI: Power Integrity 給電品質
EMC: Electro-Magnetic Compatibility 電磁両立性

(植松 裕    記)

  • ページの先頭へ