ページの本文へ

Hitachi
お問い合わせお問い合わせ
  • 1チップに12コアを搭載。
  • L2キャッシュをコアあたり512KiBに増強。
  • コアあたり8MiBの大容量L3キャッシュをチップに内蔵。
  • コアあたり16実行ユニットを搭載、SMT(Simultaneous Multi-Threading)を使用することでコアあたり8スレッド、チップ単体では96スレッドを同時実行可能。
  • DDR3(Double Data Rate 3) 1600MHzの高速メモリを採用しスループットを向上。
  • I/Oコントローラのチップ内蔵化およびI/OバスにPCI Express 3.0を採用しスループットを向上。
  • 従来よりサポートしている技術(十進浮動小数演算器搭載、命令リトライ・リカバリ機能、マイクロパーティショニング機能)も継承。
POWER7 POWER8比較表
プロセッサ POWER7® POWER7+ POWER8®
チップレイアウト*1 写真:POWER7チップレイアウト 写真:POWER7+チップレイアウト 写真:POWER8チップレイアウト
内部構造概略 画像:Power7内部構造 画像:Power8内部構造
製造プロセス 45nm 32nm 22nm
コア数/チップ 4/6/8 4/6/8 6/8/12
周波数 3.0〜4.25GHz 3.6〜4.42GHz 3.02〜4.35GHz
L1命令キャッシュ 32KiB/1コア
L1データキャッシュ 32KiB/1コア 64KiB/1コア
L2キャッシュ 256KiB/1コア 512KiB/1コア
L3キャッシュ
  • 4MiB/1コア
    チップあたりのL3キャッシュをチップ搭載コアで共有
  • 10MiB/1コア
    チップあたりのL3キャッシュをチップ搭載コアで共有
  • 8MiB/1コア
    チップあたりのL3キャッシュをチップ搭載コアで共有
  • スループットを向上,レイテンシを削減
L4キャッシュ L4キャッシュなし
  • メモリモジュールのメモリバッファチップに内蔵
  • 16MiB/メモリバッファチップ
SMT 4スレッド/コア 8スレッド/コア
命令実行順序 Out-of-Order
(順番に関係なく準備でき次第実行)
TurboCore モード あり なし なし
I/Oコントローラについて 別チップ
  • チップ内蔵
  • PCIeを直接コントロール
  • スループットを向上,レイテンシを削減
CPU性能
(SPECint_rate2006)
2,770
(780 3.92GHz/64コア POWER7)
3,730
(780 4.42GHz/64コア POWER7+)
5,400
(E880 4.35GHz/64コア POWER8)
*1
Courtesy of International Business Machines Corporation.
Unauthorized use not permitted.

POWER7,POWER7+,POWER8は、米国およびその他の国における
International Business Machines Corporationの登録商標または商標です。