ヘッダをスキップ  Global Sites
    お問い合わせ    ニュースリリース    サイトマップ   音声読み上げ・文字拡大 Japan Site
ここからグローバル・ナビゲーション |  ホーム  |  製品・サービス  |  日立について   |グローバル・ナビゲーションここまで


ページタイトル

ニュースリリース



ここから本文
 

このニュースリリース記載の情報(製品価格、製品仕様、サービスの内容、発売日、お問い合わせ先、URL等)は、発表日現在の情報です。予告なしに変更され、検索日と情報が異なる可能性もありますので、あらかじめご了承ください。なお、最新のお問い合わせ先は、お問い合わせ一覧をご覧下さい。

2005年2月10日
株式会社 日立製作所
株式会社 ルネサス テクノロジ

動作電圧0.8V のオンチップSRAM回路技術を開発

90ナノメートル以降のシステムLSIに向けた低電力化技術

 
90nmオンチップSRAM 試作チップ(ワークメモリ)
 
90nmオンチップSRAM 試作チップ(ワークメモリ)
 

  株式会社日立製作所(本社:東京都千代田区、執行役社長: 庄山悦彦、以下日立)と株式会社ルネサス テクノロジ(本社:東京都千代田区、会長&CEO: 長澤紘一、以下ルネサス テクノロジ)は、このたび、プロセスノードが90nm(ナノメートル)世代以降のシステムLSI向けに、低電圧動作のオンチップSRAM回路技術を開発しました。データ書き込み時にメモリセルの電源をフローティング(電源と切り離す)状態とする新回路技術により、プロセスの微細化に伴い困難になる低電圧化を解消し、0.8Vでの動作を確認しました。本技術は、ユビキタス社会の進展を支える情報端末に用いられるシステムLSIにおいて、高性能化と低消費電力化を両立するための基本技術です。

  携帯電話に代表される情報端末でマルチメディア処理を担うシステムLSIには、大規模なデータを高速に処理する"高速化"と "低消費電力化"が求められています。従来、システムLSIでは、高速化はトランジスタの微細化により、低消費電力化は電源電圧の低減により達成してきました。しかし、半導体のプロセスノードが90nm以下の世代となると、トランジスタの性能ばらつきの影響が無視できなくなるため、従来のような高性能化が困難となってきます。特に、今後、システムLSIの処理データ量の大規模化に伴って容量が増大するSRAM回路では、トランジスタ間の僅かなばらつきが性能に大きく影響するため、低電圧化が難しくなってきます。このためSRAM回路の電源電圧性能が、システムLSI全体の低電圧化を妨げるという問題が予想され、90nm世代以降に対応したSRAMの低電圧化技術の開発は、システムLSIの低消費電力化に向けた必須技術と言えます。

  このような背景のもと、日立とルネサス テクノロジは共同で、90nm世代以降のシステムLSI向けに、低電圧、低電力動作のオンチップSRAM回路技術を開発しました。開発した技術は以下の通りです。

 

(1) データ書き込み時の動作マージンを向上する"電源フローティング技術"

  メモリセルに新しいデータを書き込む際に、メモリセルのデータを保持するための電源をフローティング状態(電源供給を切り離す状態)にして、メモリセルデータを書き換えやすい状態に遷移させる技術です。これにより、より低い電圧での書き込み動作が可能となり、SRAM全体の低電圧化も可能となりました。

 

(2) 書き込み動作時の不要な電力を削減する"書き込みモニター技術"

  従来、メモリセルへデータを書き込む際には、書き込み動作に割り当てられた時間内は全て書き込み回路を活性化させ、正常な書き込みを実行するという方法が用いられてきました。今回、メモリセルの書き込み性能をモニターし、性能に応じて書き込み回路の活性化時間を可変にする技術を開発しました。これにより、書き込み性能を落とすことなく、書き込み時の不要な電力の削減が可能となりました。

  今回、90nmプロセスを用い、開発した回路技術を搭載した32kbitのキャッシュメモリ*1用SRAMモジュールおよび512kbitのワークメモリ*2用SRAMモジュールを試作し、実証実験を行ったところ、電源フローティング技術により本回路を使用しない場合と比較して100mV低い、0.80Vでの全ビット動作を確認しました。また、書き込みモニター技術により、書き込み動作時の消費電力を18%低減し、動作電流0.76muW/MHz.bitを達成しました。
  今回開発した回路技術は、プロセスノードが90nm以降のシステムLSIにおいて、微細化によって低電圧化、低電力化が非常に困難となるSRAM回路の大きな課題を打破する技術として期待されます。

  本技術は、2月6日から米国サンフランシスコで開催された国際固体素子回路会議「2005 IEEE International Solid-State Circuit Conference (ISSCC 2005)」において発表されました。

 
*1 キャッシュメモリ: CPU内部にもうけられた高速メモリで、使用頻度の高いデータを保持しておくことによって全体の性能向上に寄与する。
*2 ワークメモリ:ユーザが使用するデータを保持するメモリ。
 
 

お問い合わせ先

株式会社 日立製作所 中央研究所 企画室 [担当:内田、木下]
〒185-8601 東京都国分寺市東恋ヶ窪一丁目280番地
電話 042-327-7777(ダイヤルイン)

株式会社 ルネサス テクノロジ 経営企画統括部 広報・宣伝部 [担当:佐藤]
〒100-6334 東京都千代田区丸の内二丁目4番1号(丸ビル)
電話 03-6250-5554 (ダイヤルイン)

 
 

以上

 
アドビ・リーダーのダウンロード PDF形式のファイルをご覧になるには、Adobe Systems Incorporated(アドビシステムズ社)のAdobe(R) Reader(R)が必要です。
 
本文ここまで


日立トップページへ

検索 by Google

 > 詳細な検索
ここからローカル・ナビゲーション
ニュースリリース総合

経営

決算

コメント

人事

研究開発

電子デバイス

情報通信

電力・産業システム

計測器・半導体製造装置

デジタルメディア

白物家電

新規事業ほか
ローカル・ナビゲーションここまで




ページトップへ

 
ここからフッタ  | サイトの利用条件 | 個人情報保護ポリシー | 更新履歴 | フッタここまで

© Hitachi, Ltd. 1994, 2005. All rights reserved.