日立製作所は、このたび、パソコンやワークステーションのメインメモリ用に、業界最高速かつ38平方
ミリメートルのチップサイズを実現した133MHzメモリバス対応の64MビットシンクロナスDRAM(SDRAM)
6品種を製品化し、平成10年11月からサンプル出荷を開始します。
  今回製品化する電源電圧2.5Vと低電圧動作を実現した「HM52Y64165FTT−75(×16ビット構成)」
「HM52Y64805FTT−75(×8ビット構成)」「HM52Y64405FTT−75(×4ビット構成)」、および3.3V動作の
「HM5264165FTT−75(×16ビット構成)」「HM5264805FTT−75(×8ビット構成)」
「HM5264405FTT−75(×4ビット構成)」の計6品種は、すべてCASレイテンシ2(注)での動作を従来の
100MHzから133MHzに引き上げ、約1.3倍の高速データ転送性能を実現しています。また、電源電圧2.5V
動作品は、当社従来品と比較して約40％消費電力を低減することが可能です。

　現在、パソコンやワークステーション用メインメモリは、100MHzメモリバスに対応したSDRAMが主流で
すが、今後のCPUの高速化とともに、メモリバスのスピードはハイエンド機器から順次133MHzへ移行す
ると予想されます。当社は、すでにCASレイテンシ2で100MHzメモリバスに対応する64MビットSDRAMを
量産していますが、今回さらに133MHzメモリバス対応品を製品化しました。

  本製品は、0.18μｍの微細加工と先端メモリセル技術を導入し、38平方ミリメートルのチップサイズを
実現しました。また、チップサイズの縮小およびデバイスの性能向上により、リードコマンドからのアクセ
スタイムを従来品の16nsから13nsに向上させ、CASレイテンシ2で業界最高速の133MHz動作を可能に
しています。　
　さらに、内部電源回路の工夫により2.5V動作を可能とし、動作時の消費電力を従来品の360mW(×8ビ
ット構成品、100MHzバースト動作時)から200mWと約40%削減したため、低消費電力化を図ることができま
す。

　なお、パッケージは当社従来品と同一の54ピン、400milのTSOP-IIです。

　今後は、今回のSDRAM2個を同一パッケージ内に搭載する積層パッケージ技術を用い、128Mビット品
への展開も計画しています。また、これらの製品を搭載したモジュールの製品化も予定しています。

(注)CASレイテンシ：リードコマンド入力から、データ出力までのクロック数を示す。 本製品では2と3をサポ
     ートしている。

＜応用製品＞
　パソコンやワークステーションのメインメモリなど

＜価　格＞

＜仕　様＞

                                                                                                                以  上