| HITACHI HOME | UP | SEARCH | HITACHI

News Release

このニュースリリース記載の情報(製品価格、製品仕様、サービスの内容、発売日、お問い合わせ先、URL等)は、発表日現在の情報です。予告なしに変更され、検索日と情報が異なる可能性もありますので、あらかじめご了承ください。なお、最新のお問い合わせ先は、お問い合わせ一覧をご覧下さい。


平成9年7月15日

大容量DRAMと高速ロジックを混載したASIC「HG73Mシリーズ」を製品化

―DRAMマイクロモジュールアーキテクチャを採用したDRAM/ロジック搭載プロセスにより、高性能、低消費電力、小型化を実現―

 日立製作所は、このたび、マルチメディア機器や携帯情報機器等の高速データ転
送、低消費電力化、小型化を実現するため、DRAMとロジックの混載プロセスを
開発し、最大140MビットのDRAMを搭載可能なASIC「HG73Mシリー
ズ」を製品化、平成9年10月から受注を開始します。
 本シリーズは、柔軟なメモリビット構成への対応が可能なDRAMマイクロモジ
ュールアーキテクチャを採用したDRAMを混載したことで、DRAM/ロジック
間のバス幅を容易に拡大でき、DRAMを外付けした場合と比較し、データ転送効
率を10〜100倍高速化できます。また、それぞれのバス負荷も軽減されるため、
駆動電力が小さくなり、約1/10〜1/20の低消費電力化を実現します。

 近年、携帯情報機器や画像処理、ストレージ等の分野では、高性能化に加え小型
化、低消費電力化が強く求められています。例えば、高速画像処理の分野は、3次
元グラフィックス処理に1Gバイト/秒以上の高速データ転送が必要であり、
DRAMを外付けしたシステムでは、バス幅の点で対応が困難になっています。
 また、携帯情報機器においても低消費電力化は重要であることから、DRAMと
ロジック混載のLSIのニーズが高まってきました。

 当社は、混載による性能向上を最大限に引き出すために、DRAMとロジック混
載の基礎技術を開発し、昨年6月の「1996VLSI回路シンポジウム
(Symposium on VLSI Circuits)」で、8MビットDRAMを搭載した3次元グラ
フィックス用の試作チップを発表しています。
 また、DRAM混載製品の第一弾として、アミューズメント機器向けに、高速ポ
リゴンレンダリング機能を内蔵したグラフィックスLSIを製品化しました。192
ビットバス幅を有する合計8MビットDRAMモジュールの直結インタフェースを
用い、10万ゲートで高速ポリゴンレンダリングの機能を実現します。
 今回は、このグラフィックスLSIでのDRAMマイクロモジュールアーキテク
チャを採用し、高集積DRAMモジュールを搭載したASIC「HG73Mシリー
ズを製品化しました。
 当社のASICは、豊富なセルライブラリ、開発の短期間化、使いやすい設計環
境を基本理念とし、これまでに0.8ミクロンCMOSプロセスを採用した
「HG71シリーズ」、0.5ミクロンの「HG72シリーズ」、および0.35ミ
クロンの「HG73シリーズ」を量産中です。また、本年3月には「SH−3
(SH7708)」、「H8S」のCPUコアをモジュールに加えたセルベースIC
「HG73Cシリーズ」を製品化しています。今回は、さらにDRAMモジュール
を加え、製品ラインアップの強化を図りました。

 本シリーズは、ロジック部に0.35ミクロンCMOSプロセス(ゲート長0.35
ミクロン、3層メタル配線技術)を採用し、「HG73Cシリーズ」と同一ライブラ
リを用いてランダムロジックの設計を行います。また、DRAM部は高位言語モデ
ルを使用し、ユーザーがEWS上で必要なモジュール数をカスタマイズ後、
DRAM/ロジック混在でのシミュレーションを実行します。

 DRAMモジュールは、マイクロモジュールアーキテクチャを採用し、DRAM
混載ASICへの要求である高性能、低消費電力、ASICにおける多様なメモリ
ビット構成への柔軟な対応を実現しています。
 マイクロモジュールアーキテクチャは、256kビットのクロック同期型
DRAMマイクロモジュールを1バンクとしてスケーラブルに拡張を可能とするア
ーキテクチャで、例えば4MビットDRAMモジュールは16バンク構成で実現で
きます。
 マイクロモジュールアーキテクチャの採用により、マルチバンク(注)に対して同
時にコマンド発行が可能となり、メモリアクセスをパイプライン化すると同時に、
128ビット(16、32、64ビット対応可)ワイドバスにより、従来DRAMを
外付けしていた場合に比べ10〜100倍にデータ転送効率を向上できます。
 また、プロセスとしてもDRAM/ロジック混載の最適化を行い、0.35ミクロ
ンロジックの高速性能(150MHz max)をそのまま保持しつつ、大容量
DRAMを混載可能としました。
 消費電力の点では、DRAMとロジックを同一シリコン上に混載することで、
DRAM/ロジック間のバスを内部バスとして電流駆動の小さなドライバでドライ
ブ可能となるため、従来のシステムボード上での外部バスのドライブに比べ、バス
負荷が大幅に軽減できます。さらに、マイクロモジュールアーキテクチャの採用に
より、DRAMモジュールの消費電力は選択されているバンクの消費電力のみとな
り、約1/10〜1/20の低消費電力化が可能となります。

 本シリーズでは、最大140MビットのDRAMを搭載可能です。DRAMの最
大搭載容量は、コストの観点からユーザーの許容できるチップサイズの中で、ロジ
ックとの容量配分で決まるものの、10mm角のチップサイズを例にした場合、
100%DRAMで構成した時に30Mビット、200kゲートのロジックと混載
時に16Mビット容量の搭載が可能です。

 パッケージは、プラスチックパッケージとして、標準のQFP100〜296ピ
ンに加え、ヒートスプレッダを内蔵した低熱抵抗QFP、高密度/高速タイプとし
てBGA(最大352ピン)もラインアップしています。
また、より小型/薄型実装が可能なパッケージCSP(Chip Scale Package)136
〜262ピンも準備しました。
 さらに、セラミックパッケージとしてPGA135〜401ピンを用意しており、
当社ASICで使用可能なすべてのパッケージに対応します。

 開発環境としては、従来の当社ASIC設計環境と同様に、EWS上での市販
EDAツールの組み合わせによる一貫設計環境をサポートします。
 また、DRAMモジュールに関しては、タイミング情報を合わせ持つ高位言語記
述によるモデルを提供します。

 なお、今後の「HG73Mシリーズ」展開としては、当社の高性能CPUコアお
よびアナログモジュールをリリース予定です。
 また、当社では0.25ミクロンのプロセス技術も確立しており、今後はCPU
コア/アナログ/DRAM/フラッシュメモリおよびロジックをすべて1チップに
混載可能な0.25ミクロンASICを順次製品化していきます。

(注)マルチバンク:バンクを複数持つこと。「HG73Mシリーズ」は、1バンク
を256kビットのDRAMブロックで構成している。

<応用例>
 ASICのため応用分野を特に限定しないものの、高速データ転送、低消費電力
特性、実装密度向上を生かせる分野を中心に応用を考えています。
・高性能画像処理用途:マルチメディア機器、アミューズメント機器
・ストレージ用途:ハードディスクドライブ、DVD、CD−ROM
・携帯機器用途:PDAなどの携帯情報端末、移動体通信機器

<価 格>
製品名            :HG73M
パッケージ          :QFP208      
搭載ロジックゲート数     :200k    
搭載DRAM規模         :16Mビット   
100kヶロット時の価格(円/ヶ):4,800



                             以 上


WRITTEN BY Secretary's Office
All Rights Reserved, Copyright (C) 1997, Hitachi, Ltd.