|
|
 |
|
|
|
|
|
|
 |
|
ニュースリリース | |
|
 |
|
|
||||||
| このニュースリリース記載の情報(製品価格、製品仕様、サービスの内容、発売日、お問い合わせ先、URL等)は、発表日現在の情報です。予告なしに変更され、検索日と情報が異なる可能性もありますので、あらかじめご了承ください。なお、最新のお問い合わせ先は、お問い合わせ一覧をご覧下さい。 |
| 2001年12月6日
|
||||||
|
||||||
|
日立製作所中央研究所（所長：武田英次）は、このたび、次世代ＣＭＯＳ(Complementary
Metal-Ｏxide-Ｓemiconductor)への応用が期待される歪シリコン(Ｓｉ)トランジスタの高速化技術を開発しました。歪Ｓｉトランジスタは、シリコン・ゲルマニウム(ＳｉＧｅ)上にＳｉを積層し、この結果生ずるＳｉの格子歪を利用して高い電子移動度を可能とするトランジスタです。今回、ＳｉＧｅ層の表面を化学機械研磨(CMP)により平坦化した結果、凹凸による性能劣化が抑制され、従来のＳｉトランジスタに比べ２．２倍の移動度を実現しました。本成果は、ＣＭＯＳの超高速化を実現するトランジスタ技術として、歪Ｓｉトランジスタの有効性を示すものと言えます。 これまで、代表的な半導体デバイスのＣＭＯＳは、微細化を進めることで高集積化し、これによって性能向上を図るという歴史を歩んできました。しかし、この微細化による性能向上に限界が来ると言われる100ｎｍ世代以降のＣＭＯＳでは、“微細化に頼らない素子の高性能化技術”が望まれています。その候補として、近年、歪Ｓｉトランジスタが注目されています。Ｓｉに引っ張り歪を与えると、そこを流れる電子の移動度が向上することは古くから知られていました。そこで、Ｓｉより格子間隔がわずかに大きなＳｉＧｅの上にＳｉを積層して引っ張り歪を与えれば、移動度の向上が期待できます。この構造をチャネル層（電子が移動する層）に採用したものが、歪Ｓｉトランジスタです。しかし、これまで、確かに移動度の向上効果は確認されているものの、歪Ｓｉ本来の飛躍的な性能向上を示すトランジスタは実現されていない状況でした。 このような背景から、当所では、歪Ｓｉトランジスタの性能向上に取組みました。この結果、ＳｉＧｅ層表面の平坦性が悪いと、その上に形成される歪Ｓｉ層界面に凹凸を生じ、電子移動度の低下を招く現象を見出しました。 このことから、ひずみＳｉ本来の高性能を得るために、ＳｉＧｅ層の表面を平坦化し、その上に歪Ｓｉ層を積層させる歪Ｓｉトランジスタ技術を開発しました。技術の特徴は次の通りです。
本技術を用いて、チャネル長0.24μｍのＭＯＳトランジスタを作製した結果、通常のＳｉトランジスタに比べて、電子の移動度は+120%、正孔は+42%向上することを確認しました。また同時に、トランジスタの出力電流も、通常のＳｉ-ＭＯＳに比べてnチャネルで+70%、pチャネルで+51%と大きく上昇することが確認されました。本成果は、次世代高速ＣＭＯＳの候補技術として、歪Ｓｉトランジスタが有効性を示すものと言えます。 なお、本成果は、12月3日から米国ワシントンD.C.で開催される電子デバイスに関する国際会議「2001 International Electron Devices Meeting」にて発表します。 【用語説明】 １）ＣＭＰ：アルカリ性溶液と研磨砥粒を混合させたスラリーによって化学的かつ機械的に研磨して表面を平坦化する技術。 | ||||||
| 以 上 |
|
| (C) Hitachi, Ltd. 1994, 2001. All rights reserved. |