|
|
 |
|
|
|
|
|
|
 |
|
ニュースリリース | |
|
 |
|
|
||||||
| このニュースリリース記載の情報(製品価格、製品仕様、サービスの内容、発売日、お問い合わせ先、URL等)は、発表日現在の情報です。予告なしに変更され、検索日と情報が異なる可能性もありますので、あらかじめご了承ください。なお、最新のお問い合わせ先は、お問い合わせ一覧をご覧下さい。 |
| 2001年6月13日 | ||||||||
|
||||||||
|
日立製作所は、このたび、システムLSIの検査工程を大幅に短縮化する、新概念のオンチップメモリ欠陥救済技術を開発しました。これは、欠陥アドレス書き込み用のプログラム素子としてフラッシュメモリをシステムLSIに作り込み、欠陥検査装置上で検査と同時に欠陥を修復する技術です。従来、検査後に実施していたレーザ装置による修復工程が全く不要となるため、検査工程のコストと時間を大幅に低減しました。さらに、本技術は、レーザ装置による修復が困難な銅配線が導入される次世代システムLSIのメモリ救済にも適用することが可能です。 システムLSIは携帯用情報機器やデジタル情報家電の心臓部として、年々、高集積化や性能向上が要求されています。高集積化の進展とともに、システムLSI上のオンチップメモリも１Mビット以上の大容量が用いられるようになっています。 メモリ容量の増加に伴い、システムLSIのオンチップメモリにも汎用メモリと同様に、欠陥メモリを救済する救済回路が必要になってきています。しかし、従来のメモリ救済技術１） では、レーザを用いた回路の溶断によって欠陥修復を行ってたために、修復用のレーザ装置が必要であるとともに、検査装置からレーザ装置へウエハを受け渡す工程が生じていました。 また、今後のシステムLSIでは、銅配線が主流になると考えられますが、銅は融点が高いために、レーザ装置による回路の溶断が困難になるという大きな課題がありました。 このような背景から、当社では、レーザ装置による溶断プロセスを必要としないオンチップメモリ向けの欠陥救済技術を開発しました。新たに開発した欠陥救済技術の特徴は、以下の2点です。
これらの技術により、次の効果が得られました。
また、本技術を当社のシステムLSI用0.18μｍ(マイクロメートル)Siテクノロジー・プラットフォームp76Cに標準搭載されている高集積SRAMに適用した結果、新たな装置導入をすることなくオンチップメモリ救済が可能になり、歩留まり向上やコスト低減に貢献するなど、その実用性、信頼性が確認されています。 なお本技術は、6月14日から京都で開催される Symposium on VLSI Circuitsで発表する予定です。 ＜注釈＞ １）従来のメモリ救済技術：欠陥救済回路は、欠陥メモリがあった場合に、その欠陥メモリと置き換えるための“冗長メモリ”と、その冗長メモリのアドレスを記憶する“プログラム回路”で構成されています。欠陥があった場合には、LSIの検査時にその欠陥メモリのアドレスをLSI中にプログラムし、LSIの動作時にそのアドレスを用いて欠陥メモリを正常なメモリに置き換えます。従来のメモリ救済回路では、ポリシリコンやアルミ配線を用いてプログラム素子（ヒューズ）を作製します。欠陥救済のプログラムをする際には、レーザ装置を用いてヒューズを溶断します。 |
||||||||
|
以 上 |
|
| (C) Hitachi, Ltd. 1994, 2001. All rights reserved. |