# 世界最高速のクロック周波数 700MHz で動作する超高速 DRAM を最大で 144Mbit 搭載可能な混載 DRAM ASIC 「HDL5K シリーズ」の販売を開始

株式会社 日立製作所 情報・通信グループ(グループ長&CEO:古川 一夫、以下 日立)は、このたび、世界最高速のクロック周波数 700MHz で動作する超高速 DRAM を、最大で 144Mbit 搭載可能な混載 DRAM ASIC「HDL5K シリーズ」を製品化し、6月5日から販売を開始します。

本製品は、クロック周波数が700MHzとSRAM並みの高速動作が可能な大容量のDRAMを、CMOS(相補型金属酸化膜半導体)プロセスを用いた ASIC(\*1)チップ上に搭載して提供します。高性能サーバー用キャッシュメモリ(\*2)やルーターやスイッチなどのネットワーク機器向けのバッファメモリ、さらには PC やカーナビゲーションなどに搭載する高性能グラフィックエンジンなどにおいて、高速処理を実現します。

\*1) CMOS-ASIC(Application Specific Integrated Circuit): CMOS(相補型金属酸化膜半導体)プロセスを用いた特定用途向けカスタムIC \*2) キャッシュメモリ: マイクロプロセッサとメインメモリの間に位置する高速メモリ。使用頻度の高いデータを蓄積し、低速なメインメモリへのアクセスを減らすことで、計算機性能を向上するために用いられる

情報ネットワーク社会の進展により、情報の大容量化、高速化に対応したブロードバンドによるネットワークが急速に拡大しています。そのネットワークを支えるサーバーやネットワーク機器、さらに PC やカーナビゲーションなどの製品を設計するにあたり、大容量の情報を高速に処理することができる性能を持ったデバイスが求められています。

本製品は、日立のデバイス開発センタが、2003年2月9日に米国サンフランシスコで開催された半導体回路に関する国際会議「2003 International Solid-State Circuits Conference」にて発表した「高速大容量キャッシュ DRAM LSI 技術」をもとに開発したものです。多様なユーザーニーズに対応すべく、さまざまな容量や速度にカスタマイズすることが可能です。また、受注後の設計プロセスにおいて、ユーザーの要求仕様や開発能力にあわせ、設計作業をユーザーと当社で分担したり、開発やテストのための高精度 DA ツールを提供するなど、短期間にて設計するための環境も提供します。

#### 「HDL5K シリーズ」の主な特長

## 1. 超高速 DRAM と高速論理を1チップに集積

クロック周波数 700MHz で動作可能な高速 DRAM を、最大 144Mbit 搭載可能です。また、最大ピークメモリバンド(\*3) が 81GB/秒と、高速な動作が要求される製品に最適です。

## 2.ユーザーの仕様に応じてカスタマイズ

チップ内のメモリ容量や処理速度をカスタマイズして提供することにより、ユーザーの求める仕様にマッチしたコストパフォーマンスの高い製品を提供します。

## 3. At speed DRAM BIST(\*4)及び論理 BIST による高いテスタビリティを提供

LSI 上の書き換え可能なプログラムにより、実機上での動作を再現したテストパターンを LSI 内部 にて作成し、メモリのテストを行う機能を搭載することで、高い信頼性を確保しました。

\*3) ピークメモリバンド : ピーク時にデータがメモリに読み書きされる速さを示す指標

\*4) BIST(Built-in Self-test) : テスト回路を LSI 内部に組み込み、故障の有無を自己判定する方式

# 価格及び出荷時期

製品名	標準価格	出荷時期
HDL5K シリーズ	個別見積	2003年10月1日

# 製品情報のホームページ

http://www.hitachi.co.jp/Div/ddc/product/product.html

# デバイス開発センタについて

デバイス開発センタは、日立唯一の半導体開発生産拠点として、ストレージシステム、ハードディスク、サーバシステム、ネットワーク機器といった情報・通信装置向けの先端 LSI を開発・生産しています。また、日立グループ会社向けの半導体関連先端技術の開発や製造ならびにウェハの受託生産だけでなく、外部顧客向けへの半導体製造、およびファンドリー事業も行っています。

#### 本件に関するお問合せ先

株式会社 日立製作所 情報·通信グループ デバイス開発センタ 企画室 【担当:小島】

〒198-8512 東京都青梅市新町六丁目16番地の3

TEL:0428 - 33 - 2011(ダイヤルイン)

以上

# 混載 DRAM ASIC「HDL5K シリーズ」の仕様

項目		高密度タイプ	高速タイプ
		HD(High Density)	HS(High Speed)
ランダムアクセス時間		20ns (*1)	9.5ns
ページアクセス時間		6.3ns	6.3ns
ランダムサイクル時間		32ns	15.8ns
最大	動作周波数	700MHz (*2)	
メモリ容量	パリティなし(*4)	8Mb / 16Mbit (*3)	
	パリティあり	9Mb / 18Mbit	
IO 幅	パリティなし	128 / 256	
	パリティあり	144 / 288	
マクロサイズ	9Mbit	8.5mm <sup>2</sup>	9.9mm <sup>2</sup>
	18Mbit	14.5mm <sup>2</sup>	19.1mm <sup>2</sup>

(\*1) ns (nano second): 10 の-9 乗、一○億分の一秒(\*2) MHz (Mega Hertz): 10 の 6 乗、百万ヘルツ(\*3) Mbit (mega bit): 10 の 6 乗、百万ビット

(\*4) パリティ: データの誤りを検出するためのビット、データ 8bit に対してパリティ 1bit が搭載される

このニュースリリースに掲載されている情報は、発表日現在の情報です。 発表日以降に変更される場合もありますので、あらかじめご了承ください。