日立製作所中央研究所（所長：武田英次）は、MISS（Metal/Insulator/Semiconductor
/Switch：金属−絶縁体−半導体スイッチ）型トンネルダイオードを利用したキャパシタレスメモ
リの実用性の検証に成功しました。MISS型トンネルダイオードが原理的にメモリになることは知
られていましたが、素子を微細化した際、実用的な電圧で動作するかどうかは不明でした。今回、
メモリセル構造を最適化することにより、サブμmレベルの寸法に微細化しても、1.8Vでメモリ
動作することを確認しました。この素子は、キャパシタが不要で、セル面積が従来DRAM
（Dynamic Random Access Memory）の約半分となる特長を有しており、DRAMの限界を打破する
新しいデバイスの候補となるものと期待されます。
従来のDRAMは１つのトランジスタ（Ｔ）と１つのキャパシタ（Ｃ）から構成され、電荷をキャパ
シタに蓄積することによって情報を記憶しています。この１Ｔ−１Ｃ型のDRAMを安定に動作させる
ためには、メモリセルの寸法によらず、キャパシタの容量はほぼ一定に保つ必要があります。そこ
で、DRAMの集積化にともなうメモリセルの微細化とともに、キャパシタの立体構造化や高誘電体材
料の導入等の容量を確保するための工夫が行われていました。しかし、0.1μm以下の微細寸法領域
になると、上記の工夫を施しても、十分な容量を持ったキャパシタを形成することが困難になると
予測されています。
このような背景から、キャパシタが不要で、かつセル面積の小さな特徴を持つ0.1μm以降の世代
に備えた新概念メモリの開発が急務となっています。そこで、日立では、キャパシタレスメモリの
候補として、MISS型トンネルダイオードに着目し、実用性の検討を行いました。
MISS型トンネルダイオードは、金属／トンネル絶縁膜／PN接合、からなる構造です(図１)。トン
ネル絶縁膜／PN接合界面に電荷が蓄積されている場合にはトンネル電流が大きく、蓄積されていな
い場合はトンネル電流が小さくなることを利用して、トンネル電流の大小でメモリ素子として情報
を保持する方式です。このダイオードは、キャパシタがない構造ですが、0.1μmまで微細化した場
合に、メモリとして動作する可能性は示されていませんでした。メモリセルを微細化する為には、
横方向だけでなく同時に深さ方向の寸法も比例的に小さくする必要があります。また、メモリ素子
としての動作電圧も実用的な値に低減する必要があります。しかし、一般に微細構造化と動作電圧
は相反する関係にあります。そこで、実験的にMISS型トンネルダイオードの特性を調べた結果、以
下の点を明らかにしました。
（１） 基板内部で濃度が高く、基板表面で濃度が低い（レトログレード型）の不純物分布を適用
すると、基板内部に形成されたPN接合と基板表面の空乏層の短絡を抑え、メモリ動作をする
こと。
（２） レトログレード型の不純物分布を最適化することにより、0.1μm以下に微細化した場合で
も、1.8V程度の低電圧で動作する可能性があること。
本結果は、キャパシタレスメモリの実用化の可能性を初めて示したものです。今回提案した、
MISS型トンネルダイオードメモリはキャパシタが無いため、非常に単純な構造であり、大容量メモ
リとしてだけでなく、システムオンチップへの適合性もあります。今回の成果は、単一MISSダイオ
ードを用いたものですが、今後はこの結果をもとに、0.1μm以下の寸法で集積化し、その動作特性
を検証していく予定です。
なお、今回確認した、MISS型トンネルダイオードメモリの0.1μm以下への微細化可能性について
は、６月１２日から米国ホノルルで開催された2000 Symposium on VLSI Technologyにて発表致
しました。
| 
