

**超高速・高周波通信用LSIに向けたSiGeCヘテロ接合バイポーラトランジスタを開発  
— 発振周波数174ギガヘルツを達成 —**

日立製作所中央研究所(所長:武田英次)は、このたび、シリコン(Si)、ゲルマニウム(Ge)、およびカーボン(C)の混晶を選択エピタキシャル成長させた、SiGeCヘテロ接合バイポーラトランジスタ(HBT: Heterojunction Bipolar Transistor)を試作し、遮断周波数<sup>1)</sup>が124ギガヘルツ(GHz)、最大発振周波数<sup>2)</sup>が174GHzという、世界最高速の素子性能を達成しました。SiGeC HBTは高温の熱処理に対する特性変動が少ないため、次世代通信用LSIとして期待されているバイポーラCMOS(HBTとCMOSを混載)に適しています。今回、高速動作性能を実現したことによって、超高速通信システム用送受信器へのバイポーラCMOSの適用が加速されるものと期待されます。

インターネットや携帯電話の急速な普及とともに、光・無線通信システムにおける大容量データ伝送の要求はますます高くなってきています。これとともに、通信用の送受信器に搭載されるLSI(大規模集積回路)においても、大幅な高速性能の向上が求められています。この要求に答えるLSIとして、超高速のHBTと中・低速の信号処理を行うCMOS(相補型金属酸化膜半導体)を混載した、バイポーラCMOS(BiCMOS)が注目されています。しかし、従来のSiGe HBTは単独では高速性を備えているものの、CMOSを混載しようとすると、プロセスで加えられる熱処理によって急激に性能が劣化し、期待するほどの効果が得られないという課題が明らかになっていました。これに対して、SiGeCは高温の熱処理に対して特性劣化が少ないことから<sup>3)</sup>、バイポーラCMOSに適したHBTの新材料として注目されています。しかし、これまでSiGeCのエピタキシャル成長を用いて自己整合構造<sup>4)</sup>のトランジスタを作製できず、単体でも十分な高速性を得ることができませんでした。

このような背景から、今回、当社では、バイポーラCMOSに適したSiGeC HBTの高速化技術に取り組み、世界最高速の性能を達成しました。開発した技術は、次の二つです。

- (1) **選択エピタキシャル成長によるSiGeCベースの形成:** UHV/CVD法(超高真空化学的気相成長法)により、単結晶SiGeCをSi基板上のみに形成する選択エピタキシャル成長技術を開発しました。
- (2) **自己整合SiGeC HBT技術:** SiGeC選択エピタキシャル成長技術を用いた自己整合プロセスを開発し、マスク合わせを用いずにトランジスタの主要部分を形成しました。

この結果、以下の効果が得られました。

- (1) **トランジスタの動作速度向上:** Cを0.4%含んだ高品質SiGeC層をベース層に用い、寄生抵抗と寄生容量を低減できる自己整合構造のSiGeC HBTを作製した結果、遮断周波数124GHzと最大発振周波数174GHzという高速・高周波の動作性能が得られました。
- (2) **超高速回路性能の実現:** このトランジスタを用いたECL回路<sup>5)</sup>で、伝搬遅延時間5.7ピコ秒という超高速回路性能が得られることを確認しました。

本技術により、超高速のHBTと加工寸法0.1 $\mu$ mのCMOSを容易に混載することが可能であり、マルチメディアサービスを提供する次世代基幹伝送システムや大容量無線通信システム、さらにはミリ波を用いた高度交通制御システムなど次世代のIT技術を支える超高速・高機能デバイス技術として期待されます。

なお、本成果は、12月3日から米国ワシントンD.C.で開催される電子デバイスに関する国際会議「2001 International Electron Devices Meeting」にて発表します。

#### 【用語解説等】

- 1) 遮断周波数:素子が電流を増幅できる最高の周波数で、デジタル回路の高速動作性能を示す指標。
- 2) 最大発振周波数:素子が電力を増幅できる最高の周波数で、アナログ回路の高速動作性能を示す指標。
- 3) SiGeC HBTの耐熱特性:バイポーラトランジスタのベース層にCを添加することにより、ベース中の不純物(B)拡散を抑制することが可能となり、高温の熱処理を行ってもベース層の厚さを小さくすることができる。このため、微細CMOSとの同一基板上への混載も可能となり、高性能LSIの実現が可能となる。
- 4) 自己整合構造:一度のリソグラフィプロセスのみでトランジスタ主要部を作製することにより、マスクの合わせ精度を考慮せずに素子設計を行うことが可能となる。この結果、寄生容量や寄生抵抗が増大する余分な領域を削減でき、素子性能(高速動作)を向上できる。
- 5) ECL回路:エミッタ結合型論理回路。

#### 照会先

株式会社 日立製作所 中央研究所 企画室[担当:内田、木下]  
〒185-8601 東京都国分寺市東恋ヶ窪一丁目280番地  
電話 042(327)7777(ダイヤルイン)

#### 報道関係問合せ先

株式会社 日立製作所 コーポレート・コミュニケーション本部 広報部 [担当:佐藤]  
〒101-8010 東京都千代田区神田駿河台四丁目6番地  
電話 03(3258)2055 (ダイヤルイン)

以 上