マイクロデバイス事業部は、計測機器や医療機器、自動車の動力制御などに適用するための中高耐圧半導体集積回路の小型化、高性能化に向け、35V〜200V間の異なる耐圧を持つトランジスタを1チップ化する技術と、ゲート耐圧が300Vを超えるトランジスタの開発に成功しました。
半導体集積回路に用いられるトランジスタには、ゲート、ドレイン、ソースという三つの端子があります。端子に高い電圧をかけるとトランジスタが破壊してしまいます。トランジスタが破壊しない限界電圧のことを耐圧と呼びます。これまでは、ソース-ドレイン間に35V〜200Vの複数種類の耐圧を持つトランジスタは、異なる半導体プロセスで製造していました。そのため、ディスクリート部品(*1）と従来の半導体集積回路技術による構成では、これら複数の部品を1チップへ集積化することは困難で、この問題を解決することが課題でした。
35V〜200Vの広範囲に渡る耐圧を持つ複数のトランジスタを1つのチップに集積する技術を開発しました。トランジスタの深さ方向は同じ構造をとり、追加となるフォトマスクを使うことなく、平面方向の長さのみを変えることでソース-ドレイン間の耐圧が異なるトランジスタを実現しています（図1）。
図１ １チップへの集積化が可能な
トランジスタの構造
図２ 試作したトランジスタの耐圧と
オン抵抗の関係
また、トランジスタ形成プロセスの最適化により各耐圧のトランジスタのオン抵抗を低く抑えることに成功しており（図2）、従来と同様の半導体プロセスで回路を実現した場合と同様に高性能なICを実現することが可能です。
この技術により、複数のチップで構成していた半導体部品を1つのチップに集約することが可能となり、装置の小型化、軽量化だけでなく、部品点数の削減による装置の信頼性の向上に貢献できます。
従来のソース-ドレイン間の耐圧が200Vを越えるトランジスタは、ゲート-ソース間耐圧が高くありませんでした。そのため、ゲート端子に信号を入力するための、専用回路を準備する必要があり、回路が複雑になります。上述の専用回路が不要なトランジスタを実現し、チップの小サイズ化、消費電力削減に貢献することが課題でした。
この課題を解決するために、ゲート-ソース間及びソース-ドレイン間の耐圧が300Vを超えるトランジスタを開発しました。ゲート-ソース間の高耐圧化を図るために、図３に示すようにLOCOS（Local Oxidation of Silicon）をゲート酸化膜に用いたトランジスタの構造を採用しました。本開発にあたっては、オン抵抗の低減、高耐圧化のために、プロセス・デバイスシミュレーション技術を導入し(図4)、トランジスタ構造の最適設計を行い、実力耐圧としては400Vを超える信頼性の高いトランジスタを実現しております。(図5)
図３ トランジスタの構造
図５ 試作したトランジスタのVDS-IDS特性
図４ 電界シュミレーションの例
このトランジスタを用いた中高耐圧半導体集積回路では、ゲート-ソース間の耐圧が低い一般的な中高耐圧半導体集積回路で必要であったゲートに信号を与えるための専用回路が不要になります。高電圧回路のみでの構成が可能で、回路の構成がシンプルになり、チップサイズ、消費電力及び漏れ電流(*2)の低減を図れます。
マイクロデバイス事業部では、多様化するパワーエレクトロニクスのニーズに応えるため、35V〜300Vの中高耐圧トランジスタ技術とアナログ技術を用いたカスタムIC(*3)を幅広い分野に応用してきました。これまでの技術に、今回の技術を融合し、多くのお客さまに、より付加価値の高い半導体集積回路を提供していきます。 なお、5月23日から米国カリフォルニア州サンディエゴで開催されたISPSD（International Symposium on Power Semiconductor Devices & IC's)2011において本成果を発表しました。
関連リンク
